tion to an astable clock system Method for controlled synchron reception unit corresponding to

Patent number:

DE10046920

Publication date:

2002-04-25

Inventor:

ROTSCH HENDRIK (DE); WANNER DIETMAR (DE)

Applicant:

SIEMENS AG (DE)

Classification:

- international:

H04L7/08

- european:

H04J3/06C5


Application number: DE20001046920 20000921 Priority number(s):

DE20001046920 20000921

Abstract not available for DE10046920

Abstract of corresponding document: US2002126782

Method for controlled synchronization to an astable clock system, and reception unit corresponding thereto Soft synchronization using a slight change in the period duration of the clock signal (a) produced makes it possible to alter said clock signal such that a phase difference (c) between the stable clock signal (b) produced by a PLL (6) upon a synchronization signal (S) and the clock (signal (a) produced for the application (4) is slowly reduced until the two clock signals (a, b) are in synchronism with on another after a certain time. This means that the clock signals a produced largely keep their period duration, so that there is the assurance that applications called cyclically with this clock pulse can be executed to the full extent with the necessary degree of accuracy. By virtue of fluctuations in the period duration of the first clock transmitter which are corrected by the PLL (6) being mapped onto the second clock transmitter, a phase difference (c) which is to be compensated for remains constant. The process of soft synchronization thus barely differs from the normal operating state.



Also published as:

W O0227990 (A3) W O0227990 (A2)

US 2002126782 (A1)

Data supplied from the esp@cenet database - Worldwide



BUNDESREPUBLIK



旬 Int. Cl.⁷: H 04 L 7/08



DEUTSCHES PATENT- UND **MARKENAMT**

100 46 920.5 (7) Aktenzeichen: Anmeldetag: 21. 9.2000 Offenlegungstag:

25. 4. 2002

(ii) Anmelder:

Siemens AG, 80333 München, DE

(72) Erfinder:

Rotsch, Hendrik, 04779 Wermsdorf, DE; Wanner, Dietmar, 91058 Erlangen, DE

(6) Entgegenhaltungen:


DF 199 32 635 A1 59 14 757 A

Japan Abstract zu JP 04-157924 A;

Die folgenden Angaben sind den vom Anmelder eingereichten Unterlagen entnommen

Prüfungsantrag gem. § 44 PatG ist gestellt

- (4) Verfahren zum gesteuerten Einsynchronisieren auf ein nicht stabiles Taktsystem und hiermit korrespondierende Empfangseinheit
- Durch weiches Einsynchronisieren mittels geringfügiger Änderung der Periodendauer des erzeugten Taktsignals (a) kann dieses so verändert werden, dass sich eine Phasendifferenz (c) zwischen dem von einer PLL (6) auf ein Synchronisationssignal (S) erzeugten stabilen Taktsignal (b) und dem für die Applikation (4) erzeugten Taktsignal (a) langsam reduziert, bis nach einer gewissen Zeit beide Taktsignale (a, b) zueinander synchron sind. Dadurch behalten die erzeugten Taktsignale (a) weitgehend ihre Periodendauer, so dass sichergestellt ist, dass mit diesem Takt zyklisch aufgerufene Anwendungen vollständig mit der erforderlichen Genauigkeit abgearbeitet werden können. Indem von der PLL (6) ausgeregelte Schwankungen der Periodendauer des ersten Taktgebers auf den zweiten Taktgeber abgebildet werden, bleibt eine zu kompensierende Phasendifferenz (c) konstant. Der Vorgang des weichen Einsynchronisierens unterscheidet sich somit kaum vom normalen Betriebszustand.





Beschreibung

[0001] Die vorliegende Erfindung bezieht sich auf ein Synchronisierverfahren für eine Empfangseinheit, wobei der Empfangseinheit von einer Sendeeinheit zyklisch ausgesandte Synchronisationssignale übermittelt werden, wobei die Empfangseinheit die Synchronisationssignale einem ersten Taktgeber zuführt, wobei der erste Taktgeber zwischen zwei Synchronisationssignalen eine im wesentlichen stabile Anzahl von Taktsignalen ausgibt, sowie eine hiermit korrespondierende Empfangseinheit.

[0002] Derartige Synchronisierverfahren und die korrespondierenden Empfangseinheiten sind allgemein bekannt. Sie werden unter anderem in Feldbussystemen, z. B. dem PROFIBUS, eingesetzt. Solche Feldbussyteme sind verteilte Steuerungssysteme, die in der Regel eine Sendeeinheit (Kopfbaugruppe, Busmaster) und eine Vielzahl von Empfangseinheiten (Slaves) aufweisen. Die Ansteuerung der einzelnen Slavebaugruppen geschieht in der Regel dadurch, dass die Sendeeinheit den Empfangseinheiten ein Befehlstelegramm übermittelt. Bei Empfang des Befehlstelegramms geben die Empfangseinheiten Sollwerte an eine gesteuerte technische Anlage aus, die ihnen zuvor von der Sendeeinheit übermittelt worden sind. Gleichzeitig lesen sie Istwerte von der gesteuerten technischen Anlage ein, welche sie 25 nachfolgend an die Sendeeinheit übermitteln. Die Sendeeinheit errechnet dann neue Sollwerte, die sie den einzelnen Empfangseinheiten übermittelt, so dass diese für das nächste Befehlstelegramm bereit sind.

[0003] Die Befehlstelegramme werden von der Sendeeinheit zeitlich äquidistant gesendet. Aus den Befehlstelegrammen sind daher Synchronisationssignale ableitbar, mittels derer die Empfangseinheiten mit der Sendeeinheit synchronisierbar sind.

[0004] In der Praxis verbleibt zwischen dem Übermitteln 35 der eingelesenen Istwerte an die Sendeeinheit und dem Übermitteln der Sollwerte an die Empfangseinheiten einerseits und dem Übermitteln des nächsten Befehlstelegramms andererseits ein zeitlicher Spielraum. Dieser wird in der Regel für sogenannte azyklische Telegramme genutzt. Hierbei 40 kann es geschehen, dass aufgrund von Verzögerungen durch die azyklischen Telegramme einzelne Befehlstelegramme verspätet gesendet werden. Der Empfang derart verspätet gesendeter Befehlstelegramme bewirkt eine fehlerhafte Nachsynchronisation der Empfangseinheiten. Bei vielen 45 Anwendungen ist diese fehlerhafte Nachsynchronisation unkritisch

[0005] Bei zeitkritischen Anwendungen hingegen, insbesondere bei der Kopplung interpolierender Antriebsachsen, ist eine derartige fehlerhafte Nachsynchronisation nicht tolerierbar. Zu deren Vermeidung ist daher ein Phasenregler vorgeschlagen worden, indem die Empfangseinheit die Synchronisationssignale dem ersten Taktgeber über diesen Phasenregler einer phasenverriegelten Schleife zuführt, wobei der Phasenregler beim Empfang der Synchronisationssi- 55 gnale momentane Phasenfehler ermittelt und den ersten Taktgeber derart nachregelt, dass der erste Taktgeber zwischen zwei Synchronisationssignalen eine Sollanzahl von Taktsignalen ausgibt. Um eine hinreichende Genauigkeit der Synchronisierung mit der Sendeeinheit zu erreichen, ist 60 vorgeschlagen worden, dass der Phasenregler die momentanen Phasenfehler zu einem Integrationswert aufintegriert und dass der Integrationswert zu einem Integrationsbruchteil ausgeregelt wird, wobei der Integrationsbruchteil kleiner als eins ist (vgl. DE 199 32 635.5).

[0006] Der Phasenregler der phasenverriegelten Schleife (PLL) generiert im wesentlichen aus einem über das Feldbussystem empfangenen Synchronisationssignal, welches

mit Störungen behaftet ist, ein stabiles Taktsignal. Fällt dieses über das Feldbussystem empfangene Synchronisationssignal dauerhaft aus (z. B. keine Busverbindung mehr vorhanden), so erzeugt der Phasenregler weiterhin ein stabiles Taktsignal, allerdings ohne sich auf das Synchronisationssignal auf dem Feldbussystem synchronisieren zu können.

[0007] Ist nach einiger Zeit das über den Feldbus empfangene Synchronisationssignal wieder dauerhaft vorhanden (z. B. Busverbindung wieder hergestellt) wird in der Regel dieses Synchronisationssignal völlig asynchron zu dem von dem Phasenregler erzeugten stabilen Taktsignal liegen. Wird in diesem Fall der Phasenregler gestoppt, so fallen die von der PLL erzeugten stabilen Takte aus. Wird der Phasenregler wieder neu gestartet, so werden die von der PLL erzeugten stabilen Takte wieder synchron zu dem über den Feldbus empfangenen Synchronisationssignal erzeugt.

[0008] Diese herkömmliche Verfahrensweise ist jedoch problematisch im Hinblick auf Anforderungen von verschiedenen Anwendungen wie z. B. der Kopplung interpolierender Antriebsachsen. Der synchrone Betrieb von verschiedenen Achsen, z. B. bei numerisch gesteuerten Werkzeugmaschinen oder Robotern, hängt von dem von der PLL erzeugten stabilen Taktsignal ab. Istwerte werden z. B. synchron mit diesem Takt gespeichert und Sollwerte ausgegeben.

[0009] Der Ausfall des von der PLL erzeugten Taktsignals hat dann jedoch zur Folge, dass die Werkzeugmaschine die Position ihrer Achsen nicht mehr bestimmen kann und dass der Maschinenbediener seine Achsen wieder neu referenzieren muss.

[0010] Darum ist es aus Applikationssicht wünschenswert, dass eine Neusynchronisierung ohne Ausfall der von der PLL erzeugten stabilen Takte erfolgen kann.

[0011] Das Einsynchronisieren auf das vom Feldbus empfangene Synchronisationssignal sollte demnach weich, d. h. nur durch geringfügige Änderung des von der PLL erzeugten stabilen Taktssignals erfolgen.

[0012] Die Aufgabe der vorliegenden Erfindung besteht darin, ein Synchronisierverfahren für eine Empfangseinheit zu schaffen, mit dem ein weiches Einsynchronisieren auf ein nicht stabiles Taktsystem ermöglicht wird sowie eine hiermit korrespondierende Empfangseinheit.

[0013] Gemäß der vorliegenden Erfindung wird diese Aufgabe dadurch gelöst, dass das eingangs beschriebene Synchronisationsverfahren gemäß dem Oberbegriff des Hauptanspruchs dadurch weitergebildet wird, dass

- die stabilen Taktsignale einem zweiten Taktgeber zur Ansteuerung dienen,

 wobei der zweite Taktgeber ein auch bei Ausbleiben der ersten stabilen Taktsignale stets vorhandenes zweites Taktsignal generiert,

 wobei eine zwischen dem ersten und zweiten Taktgeber auftretende Phasendifferenz durch Beeinflussung der Periodendauer des zweiten Taktgebers ausgeglichen wird.

[0014] Durch das weiche Einsynchronisieren behalten die erzeugten Taktsignale weitgehend ihre Periodendauer, so dass sichergestellt ist, dass mit diesem Takt zyklisch aufgerufene Anwendungen wie etwa Software-Applikationen auch vollständig abgearbeitet werden können. Da die Taktsignale weitgehend ihre Periodendauer erhalten, bleibt auch die Applikation hinreichend genau. Insbesondere bei zeitkritischen Stellen wie Berechnungen von Geschwindigkeiten etc. ergeben sich hierbei große Vorteile gegenüber einer geregelten Lösung. Der Vorgang des weichen Einsynchronisierens unterscheidet sich somit kaum vom normalen Be-

triebszustand der Maschine.

[0015] Dabei hat es sich als vorteilhaft erwiesen, wenn legeringfügige Anderungen der Periodendauer des zweiten Taktgebers so vorgenommen werden, dass die Phasendifferenz innerhalb einer vorgegebenen Zeitdauer stetig verkleinert wird bis das erste und das zweite Taktsignal zueinander synchron sind.

[0016] Auf diese Weise erfolgt der Vorgang des Einsynchronisierens besonders weich.

[0017] Besonders effektiv erfolgt das Einsynchronisieren, wenn die Periodendauer des zweiten Taktgebers so beeinflusst wird, dass der kürzere Abstand der Phasen der beiden Taktsignale reduziert wird.

[0018] Nach einer weiteren vorteilhaften Ausgestaltung des Verfahrens gemäß der vorliegenden Erfindung wird der 15 zweite Taktgeber im Falle des Ausbleibens des ersten stabilen Taktsignals mit einer vorgegebenen Standardperiodendauer angesteuert. Dadurch wird erreicht, dass auch bei Ausfall des Synchronisationssignals ein autarker Betrieb der Anwendung möglich ist.

[0019] Beim Einsatz eines eingangs geschilderten Phasenreglers einer verriegelten Schleife (PLL) zur Erzeugung eines ersten stabilen Taktsignals lässt sich die Erfindung besonders einfach und effektiv realisieren, wenn vom Phasenregler ausgeregelte Schwankungen der Periodendauer des 25 ersten Taktgebers auf den zweiten Taktgeber abgebildet

[0020] Dabei hat es sich als günstig erwiesen, wenn die vom Phasenregler von Takt zu Takt ermittelten Korrekturen sten stabilen Taktsignal als auch in dem stets vorhandenen zweiten Taktsignal berücksichtigt werden.

[0021] Weitere Vorteile und Details der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines vorteilhaften Ausführungsbeispiels und in Verbindung mit den Figu- 35 ren. Dabei sind Elemente mit gleicher Funktionalität mit den gleichen Bezugszeichen gekennzeichnet. Es zeigen in Prinzipdarstellung:

Fig. 1 ein verteiltes Steuerungssystem, [0022]

[0023] Fig. 2 eine Empfangseinheit,

[0024] Fig. 3 eine phasenverriegelte Schleife mit nachgeschaltetem gesteuertem Taktgeber und

[0025] Fig. 4 ein Zeitdiagramm der gesteuerten Einsynchronisierung.

[0026] Gemäß Fig. 1 weist ein verteiltes Steuerungssy- 45 stem eine Sendeeinheit 1 und Empfangseinheiten 2 auf, die über ein Bussystem 3 miteinander verbunden sind. Die Sendeeinheit 1 sendet zyklisch Telegramme an die Empfangseinheiten 2, welche entsprechend auf die empfangenen Telegramme reagieren. Beispielsweise lesen die Empfangsein- 50. heiten 2 von einer gesteuerten technischen Anlage bzw. Applikation 4 Eingangsgrößen ein und geben Ausgangsgrö-Ben an die technische Anlage bzw. Applikation 4 aus. Dies ist in Fig. 1 durch die Pfeile zwischen den Empfangseinheiten 2 und der technischen Anlage/Applikation 4 angedeutet. 55 [0027] Die Kommunikation zwischen der Sendeeinheit 1 und den Empfangseinheiten 2 erfolgt in der Regel nach folgendem, zyklisch abgearbeiteten Schema:

Zunächst übermittelt die Sendeeinheit 1 den Empfangseinheiten 2 Ausgangsgrößen, die an die technische Anlage/ Applikation 4 ausgegeben werden sollen. Dann übermittelt sie ein Befehlstelegramm an die Empfangseinheiten 2. Bei Übermittlung des Befehlstelegramms geben die Empfangseinheiten 2 die Ausgangsgrößen an die technische Anlage 4 aus und lesen Eingangsgrößen von der technischen Anlage 4 ein. Sodann werden die eingelesenen Eingangsgrößen von der Sendeeinheit 1 abgefragt.

[0028] Im Idealfall wird das obenstehende Schema streng

zyklisch und zeitlich streng agardistant abgearbeitet. Insbesondere die Befehlstelegramme können daher als Synchronisationssignale S verwendet werden bzw. aus den Befehlstelegrammen Synchronisationssignale S abgeleitet werden. Mittels der Synchronisationssignale S können sich dann die Empfangseinheiten 2 mit der Sendeeinheit 1 synchronisie-

[0029] Die von den Empfangseinheiten 2 empfangenen Synchronisationssignale werden gemäß Fig. 2 und 3 über einen Busanschlussbaustein 2' einem Phasenregler 5. einer phasenverriegelten Schleife 6 zugeführt. Die phasenverriegelte Schleife 6 weist einen Taktgeber 7 auf. Innerhalb des Taktgebers 7 erzeugt ein Taktgenerator s Primärtaktsignale, die einem Frequenzteiler 9 zugeführt werden. Ausgangsseitig gibt der Frequenzteiler 9 die heruntergeteilten Primärtaktsignale als Taktsignale aus. Die Taktsignale werden einem Taktsignalzähler 10 zugeführt.

[0030] Bei idealer Regelung des Taktgenerators 8 gibt der Taktgeber 7 zwischen zwei Synchronisationssignalen S exakt eine Sollanzahl Z* von Taktsignalen aus. In der Regel gibt der Taktgeber 7 aber eine Anzahl Z von Taktsignalen aus, welche von der Sollanzahl Z* abweicht. Der Phasenregler 5 ermittelt daher beim Empfang der Synchronisationssignale momentane Phasenfehler z und regelt dann den Taktgeber 7 derart nach, dass er zwischen zwei Synchronisationssignalen S die Sollanzahl Z* von Taktsignalen ausgibt. Dies geschieht wie folgt:

Vor Beginn der Synchronisation, also vor der Ermittlung des ersten momentanen Phasenfehlers z, wird zunächst von eider Periodendauer des ersten Taktgebers sowohl in dem er-...30 ner Steuereinheit 11 einer Ansteuereinheit 12 ein Startsignal vorgegeben. Diese steuert daraufhin den Taktgenerator 8 des Taktgebers 7 an. Wenn der Taktsignalzähler 10 die Sollanzahl Z* von Taktsignalen gezählt hat, übermittelt der Taktsignalzähler 10 ein Signal an die Ansteuereinheit 12. Diese hält daraufhin den Taktgenerator 8 wieder an. Die phasenverriegelte Schleife 6 ist dadurch sozusagen "vorgespannt". Beim Empfang des nächsten Synchronisationssignals, das ebenfalls an die Ansteuereinheit 12 übermittelt wird, startet diese dann den Taktgenerator 8 wieder. Dadurch wird der Taktsignalzähler 10 neu hochgezählt,

> [0031] Das Erreichen der Sollanzahl Z* sowie das Eintreffen des nächsten Synchronisationssignals S wird an einen Primärtaktzähler 13 gemeldet. Beim Eintreffen des ersten dieser beiden Signale wird der Primärtaktzähler 13 gestartet, beim Eintreffen des zweiten der beiden Signale gestoppt. Der (vorzeichenbehaftete) Zählerstand des Primärtaktzählers 13 ist somit ein direktes Maß für den Fehler zwischen der Taktung des Taktgebers 7 und der Periodizität der Synchronisationssignale S.

[0032] Beim Empfang des ersten Synchronisationssignals S nach dem Wiederstarten des Taktgebers 7 wird der Zählerstand des Primärtaktzählers 13 an die Steuereinheit 11 übermittelt. Diese errechnet daraus einen Korrekturwert für die Ansteuerung des Taktgenerators 8 und gibt diesen Korrekturwert direkt dem Phasenregler 5 vor. Dadurch wird der beim ersten Synchronisationszyklus detektierte momentane Phasenfehler z zumindest im wesentlichen ausgeregelt.

[0033] In den weiteren Synchronisationszyklen wird der Primärtaktzähler 13 stets in Abhängigkeit vom Synchronisationssignal S und dem Erreichen der Sollanzahl Z* gesteuert. Beim Eintreffen des ersten dieser beiden Signale wird der Primärtaktzähler 13 gestartet und beim Eintreffen des zweiten dieser beiden Signale gestoppt. Der Zählerstand des Primärtaktzählers 13 wird einem Vergleicher 14 zugeführt. [0034] Der Zählerstand des Primärtaktzählers 13 wird betragsmäßig mit einem Maximalfehler verglichen. Wenn der Zählerstand den Maximalfehler übersteigt, wird ein Auszeitzähler 15 hochgezählt. In diesem Fall wird an den Pha-

senregler 5 kein Fehlersignal ausgegeben. Der Phasenregler 5 behält sein bisheriges Ausgangssignal bei.

[0035] In der Regel wird der Primärtaktzähler 13 bei jeder Übermittlung eines Synchronisationssignals S gestartet bzw. gestoppt. Es ist aber auch möglich, der phasenverriegelten 5 Schleife 6 zusätzlich von der Steuereinheit 11 ein Gültigkeitssignal G zu übermitteln. In diesem Fall wird der Primärtaktzähler 13 nur dann gestartet und gestoppt, wenn das Gültigkeitssignal G anliegt. Es ist ferner möglich, den Primärtaktzähler 13 um einen Phasenversatz bezüglich des 5 Synchronisationssignals S versetzt zu starten und auszuwerten.

[0036] Wenn der Phasenregler die momentanen Phasenfehler zu einem Proportionalbruchteil ausregelt, wobei der Proportionalbruchteil kleiner als eins ist, ergibt sich eine schnellere Ausregelung des Phasenfehlers. Dies gilt insbesondere dann, wenn der Proportionalbruchteil größer als der Integrationsbruch teil ist.

[0037] Wenn der Phasenregler den Taktgeber nur dann nachregelt, wenn der Absolutwert des momentanen Phasenfehlers einen Maximalfehler nicht übersteigt, bewirken Verzögerungen der Synchronisationssignale durch azyklische Telegramme keine fehlerhafte Nachregelung des Taktgebers

[0038] Wenn bei Übersteigen des Maximalfehlers ein 25 Zähler hochgezählt wird, ist insbesondere ein dauerhafter Fehler der Kommunikation zwischen Sendeeinheit und Empfangseinheit erkennbar.

[0039] Wenn der phasenverriegelten Schleife von einer Steuereinheit ein Gültigkeitssignal übermittelt wird und das 30 Synchronisierverfahren nur bei Vorliegen des Gültigkeitssignals ausgeführt wird, ist sicherzustellen, dass die Synchronisation auf die richtigen Synchronisationssignale erfolgt. [0040] Wenn innerhalb des Taktgebers ein Taktgenerator Primärtaktsignale erzeugt, die einem Frequenzteiler zuge- 35 führt werden, der ausgangsseitig die heruntergeteilten Primärtaktsignale als Taktsignale ausgibt, ist gewährleistet, dass alle zwischen dem Taktgenerator und dem Frequenzteiler angeordneten Komponenten ebenfalls phasenrichtig synchronisiert sind.

[0041] Wenn vor der Ermittlung des ersten momentanen Phasenfehlers der Taktgeber die Sollanzahl von Taktsignalen ausgibt, dann angehalten wird und beim Empfang des nächsten Synchronisationssignals wieder gestartet wird, ergibt sich eine besonders schnelle Synchronisation der Empfangseinheit beim Anlauf.

[0042] Wenn beim Empfang des ersten Synchronisationssignals nach dem Wiederstarten des Taktgebers der momentane Phasenfehler zumindest im wesentlichen ausgeregelt wird und das Aufintegrieren der momentanen Phasenfehler und das Ausregeln des Integrationswerts, ggf. auch das Ausregeln des momentanen Phasenfehlers, erst ab dem Empfang des zweiten Synchronisationssignals ausgeführt wird, wird die Synchronisierung zu Beginn des Verfahrens noch weiter beschleunigt:

[0043] Das von dem Phasenregler der phasenverriegelten Schleife 6 (PLL) erzeugte stabile Taktsignal Z wird erfindungsgemäß jedoch nur als Zwischensignal b benutzt. Für die eigentliche durch die Empfangseinheit 2 am Bussystem 3 betriebene Applikation 4 wird ein weiteres stets vorhandenes Taktsignal a erzeugt. Dies geschieht mittels eines weiteren Taktgebers 7', der wie der erste Taktgeber 7, ebenfalls über einen Taktgenerator 8' zur Erzeugung zweiter Primärtaktsignale und einen nachgeschalteten Frequenzteiler 9'. Mit dessen Ausgangssignalen wird ein nachgeschalteter 65 Taktsignalzähler 10' beaufschlagt. Die Funktionsweise dieser Komponenten entspricht somit im wesentlichen der der phasenverriegelten Schleife 6.

[0044] Die Zwischensignale b am Ausgang des ersten Taktzählers 10 der verriegelten Schleife 6 und die stets vorhandenen zweiten Taktsignale a am Ausgang des weiteren Taktzählers 10' werden einem weiteren Vergleicher A zur Differenzermittlung zwischen den Taktsignalen a für die Applikation 4 und den stabilen Taktsignalen b der phasenverriegelten Schleife 6 zugeführt. Als Messergebnis wird die Differenz c als Maß für die Phasendifferenz der beiden Taktsignale a und b einer Meldeeinheit C zugeführt. Diese meldet, wenn c zu Null wird, was bedeutet, dass das Taktsignal a für die Applikation 4 zur phasenverriegelten Schleife 6 und damit zum Synchronisationssignal S des Bussystems 3 synchron ist.

[0045] Außerdem gelangt die Phasendifferenz c an eine Steuereinheit B. Diese wird zusätzlich mit dem Reglerausgang d des Phasenreglers 5 sowie einem Statussignal e beaufschlagt. Das Statussignal e liefert Informationen zum Zustand der phasenverriegelten Schleife 6, ob die PLL eingerastet und stabil ist oder aber ausgerastet, nicht stabil, abgeschaltet oder während der Anlaufphase. Einweiteres Signal f, das zur Steuereinheit B gelangt, gibt im Bedarfsfall die Anforderung zum "weichen" Einsynchronisieren.

[0046] Für die Steuereinheit B wird nun folgende Betriebsweise gewählt:

Falls das Statussignal e signalisiert, dass die PLL 6 nicht stabil ist (ausgerastet, abgeschaltet, Anlaufphase etc.), so wird der Taktgenerator 8' mit einer vorgegebenen Standardperiodendauer angesteuert. Der Taktgenerator 8 läuft somit abgekoppelt von der PLL 6 und ermöglicht der Applikation 4 einen autonomen Weiterbetrieb ohne Unterbrechung.

[0047] Signalisiert das Statussignal e hingegen, dass die PLL 6 stabil bzw. eingerastet ist, so wird der Taktgenerator 8' mit dem Reglerausgang d des Phasenreglers 5 angesteuert, d. h. wie die phasenverriegelte Schleife 6. Damit erfolgt die Erzeugung von den Taktsignalen a und b genau gleich, d. h. auch wenn das Taktsignal b geringe Periodendauerschwankungen aufweist, bleibt die Phasendifferenz c konstant.

[0048] Wird in dem Vergleicher A eine Phasendifferenz c zwischen dem ersten Taktsignal b und dem zweiten stets vorhandenen Taktsignal a für die Applikation 4 erkannt, so wird über das Anforderungssignal f die Steuereinheit B aufgefordert, den Taktgenerator 8' mit einem geringfügig gegenüber dem Reglerausgang d modifizierten Wert anzusteuern, so dass die Phasendifferenz c allmählich abnimmt,

[0049] Durch die geringfügige Änderung der Periodendauer des für die Applikation 4 erzeugten Taktsignals a kann dieses so verändert werden, dass sich die Phasendifferenz c zwischen dem von der PLL 6 erzeugten stabilen Taktsignal b und dem für die Applikation 4 erzeugten Taktsignal a langsam ("weich") reduziert bis nach einer gewissen Zeit beide Taktsignale a, b zueinander synchron bzw. einsynchronisiert sind. Dazu muss der Phasenregler 5 (wieder) eingeschaltet sein, d. h. Takte erzeugen. Indem eine Phasendifferenz zwischen dem von der PLL 6 erzeugten Taktsignal b und dem für die Applikation 4 erzeugten Taktsignal a ständig gemessen wird, kann diese jederzeit durch gezielte Änderung der Periodendauer des für die Applikation 4 erzeugten Taktsignals a sukzessive bis auf Null ausgeglichen werden.

[0050] Beträgt die Phasendifferenz beispielsweise +1000 ns, so wird nun z. B. in 100 Perioden des für die Applikation 4 erzeugten Taktsignals a die Periodendauer jeweils um 10 ns verkürzt. Dadurch wird diese Phasendifferenz langsam sukzessive bis auf Null abgebaut ("weiches Einsynchronisieren").

[0051] Das Abschalten und Wiedereinschalten des von der PLL 6 erzeugten stabilen Taktsignals b hat somit keine Auswirkung auf das für die Applikation 4 erzeugte Taktsignal a. Die Applikation 4 kann ohne Unterbrechung betrieben werden.

[0052] Sofern – wie im Ausführungsbeispiel – der erste Taktgeber 7 über eine phasenverriegelte Schleife 6 geregelt wird, muss dafür gesorgt werden, dass sich die gemessene Phasendifferenz c nicht auf Grund des Regelverhaltens der PLL 6 von Messung zu Messung verändert, damit die Steuereinheit B den zweiten Taktgeber 7 so ansteuern kann, dass die Phasendifferenz c gezielt reduziert werden kann.

[0053] Um dies zu erreichen werden die Schwankungen der Periodendauer des von der PLL 6 erzeugten stabilen Taktsignals b – aufgrund des unvermeidlichen Regelverhaltens der PLL 6 – auch im für die Applikation 4 erzeugten Taktsignal a abgebildet, sofern der Phasenregler 5 nicht ge- 15 rade abgeschaltet ist.

[0054] D. h. die von der PLL 6 von Takt zu Takt ermittelten Korrekturen der Periodendauer werden sowohl in dem von der PLL 6 erzeugten stabilen Taktsignal b als auch in dem für die Applikation 4 erzeugten Taktsignal a berücksichtigt. Damit bleibt die Phasendifferenz c konstant, wenn die Steuereinheit B nur den Reglerausgang d an den zweiten Taktgeber 7' weitergibt.

[0055] Dieser Zusammenhang ist in der Darstellung nach Fig. 4 gezeigt. Dazu sind verschiedene Fälle X, Y und Z dargestellt, wobei als Signale übereinander aufgetragen sind: empfangenes Synchronisationssignal S. von der PLL 6 erzeugtes stabiles Taktsignal b und für die Applikation 4 erzeugtes stets vorhandenes Taktsignal a.

[0056]. Der Fall X zeigt eine Situation, in der das Synchro-30. nisationssignal S mit geringem Jitter z (Abweichungen vom idealen erwarteten Taktzeitpunkt) behaftet ist. Dies ist angedeutet, indem das tatsächliche Taktsignal (durchgehende Linie) leicht neben einem gepunktet skizzierten idealen erwarteten Taktzeitpunkt liegt. Das von der PLL 6 generierte stabile Taktsignal b liegt dann nahezu exakt auf dem erwarteten Taktzeitpunkt. Das für die Applikation 4 erzeugte Taktsignal a liegt dann mit einer eventuellen konstanten Phasendifferenz c0 neben dem idealen exakten Taktzeitpunkt.

[0057] Im Fall Y1 oder Y2 weist das Synchronisationssignal S großen Jitter z auf. Dies hat für die PLL 6 zur Folge,
dass diese ein starkes internes Regelverhalten d1 oder d2 an
den Tag legt, um ein zum Synchronisationssignal S synchrones Taktsignal b zu generieren. Dies würde sich nun negativ
auf das um eine Phasendifferenz c verschobene Taktsignal a
45
auswirken, weil aufgrund des Regelverhaltens der PLL 6
diese Phasendifferenz c nicht konstant bleiben würde, sondern sich ebenfalls entsprechend dem Regelverhalten der
PLL 6 ändern würde. Da jedoch die Steuereinheit B bei der
Ansteuerung des zweiten Taktgebers T den Reglerausgang d
50berücksichtigt, bleibt die Phasendifferenz c konstant C0.
Das PLL-Regelverhalten geht also über auf den Applikationstakt a

[0058] Indem in den Fällen Y1 und Y2 nun die Schwingungen des Reglerausgangs d auf das endgültige Taktsignal 55 a für die Applikation 4 abgebildet werden, verhält sich dieses Taktsignal a genau gleich wie das erste Taktsignal b der PLL 6. Dadurch ergibt sich eine definierte Phasendifferenz c zwischen den Taktsignalen a und b. Beide Taktsignale a, b sehen damit identisch aus und sind lediglich um eine feste 60 Phasenverschiebung gegeneinander zeitlich versetzt. Bezogen auf diese Taktsignale kann dann problemlos das oben beschriebene "weiche Einsynchronisieren" erfolgen.

[0059] Die Lösung des Problems kann grundsätzlich auch dadurch erfolgen, dass das für die Applikation 4 erzeugte 65 Taktsignal a direkt auf das empfangene Taktsignal b oder das Synchronisationssignal S geregelt wird. Dies hat jedoch folgende Nachteile:

[0060] Das "weiche Einsyhenronisieren" muss durch einen Begrenzer in der Stellgröße des Reglers 5 (= von der PLL ermittelten Korrekturen) erfolgen. Diese Nichtlinearität stellt eine Verkomplizierung des Regelkreises dar. Sie muss regelungstechnisch untersucht und im Regelkreis berücksichtigt werden (z. B. durch zusätzliche Begrenzer beim Integral-Anteil des Reglers).

[0061] Die PLL 6 ist im Anwendungsfall für einen PRO-FIBS zum Ausregeln von Phasendifferenzen von ca. 1 µs ausgelegt (Größenordnung des maximalen Jitters). Die Regelparameter der PLL 6 sind deshalb sehr langsam bzw. "weich" eingestellt, um den Jitter zu filtern. Die beim "weichen Einsynchronisieren" auftretenden Phasenverschiebungen c liegen jedoch im Bereich von ms. Deshalb wären zunächst andere, schnellere und damit "härtere" Regelparameter nötig. Eine Umschaltung zwischen diesen beiden Regelparametersätzen würde wiederum eine weitere Nichtlinearität des Regelkreises darstellen, was wiederum eine Verkomplizierung des Regelkreises darstellt. Dies müsste wiederum regelungstechnisch untersucht und die erforderlichen Konsequenzen abgeleitet werden.

[0062] Es müsste regelungstechnisch berücksichtigt werden, dass die Phasendifferenzen c in der Größenordnung der Taktperiodendauern liegen. Je nach Regelverhalten könnten sich die beiden betrachteten Takte gegenseitig "überholen", was zu Sprüngen in der Phasendifferenzmessung A führen könnte. Dies stellt wiederum eine Nichtlinearität dar, deren Folgen untersucht werden müssten.

[0063] Alle diese Punkte stellen erhöhte Aufwände ohne Vorteil gegenüber der gesteuerten Lösung nach der vorliegenden Erfindung dar. Die Reduktion der Problemstellung auf eine Steuerung statt eine Regelung ermöglicht demgegenüber eine wesentliche Vereinfachung.

[0064] Mit dem erfindungsgemaßen Verfahren lassen sich insbesondere auch verteilt gesteuerte interpolierende Achsen mit hinreichender Genauigkeit ansteuern.

Patentansprüche

1. Synchronisierverfahren für eine Empfängseinheit

wobei der Empfangseinheit (2) von einer Sendeeinheit (1) zyklisch ausgesandte Synchronisationssignale (S) übermittelt werden.

wobei die Empfangseinheit (2) die Synchronisationssignale (S) einem ersten Taktgeber (7) zuführt,

wobei der erste Taktgeber (7) zwischen zwei Synchronisationssignalen (S) eine im wesentlichen stabile Anzahl von Taktsignalen (b bzw. Z) ausgibt,

dadurch gekennzeichnet, dass diese stabilen Taktsignale (b bzw. Z) einem zweiten Taktgeber (7') zur Ansteuerung dienen,

wobei der zweite Taktgeber (7') ein auch bei Ausbleiben der ersten stabilen Taktsignale (b bzw. Z) stets vorhandenes zweites Taktsignal (a) generiert,

wobei eine zwischen dem ersten (7) und zweiten Taktgeber (7') auftretende Phasendifferenz (c) durch Beeinflussung der Periodendauer des zweiten Taktgebers (7') ausgeglichen wird.

2. Synchronisierverfahren für eine Empfangseinheit nach Anspruch 1, dadurch gekennzeichnet, dass lediglich geringfügige Änderungen der Periodendauer des zweiten Taktgebers (7') so vorgenommen werden, dass die Phasendifferenz (c) innerhalb einer vorgegebenen Zeitdauer stetig verkleinert wird bis das erste (b bzw. Z) und das zweite Taktsignal (a) zueinander synchron

3. Synchronisierverfahren für eine Empfangseinheit

nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Periodendauer des zweiten Taktgebers (7') so beeinflusst wird, dass der kürzere Abstand der Phasen der beiden Taktsignale (a, b) reduziert wird.

4. Synchronisierverfahren für eine Empfangseinheit nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der zweite Taktgeber (7) im Falle des Ausbleibens des ersten stabilen Taktsignals (b bzw. Z) mit einer vorgegebenen Standardperiodendauer angesteuert wird.

5. Synchronisierverfahren für eine Empfangseinheit nach einem der Ansprüche 1 bis 4,

wobei die Empfangseinheit (2) die Synchronisationssignale (S) dem ersten Taktgeber (7) über einen Phasenregler (5) einer phasenverriegelten Schleife (6) zuführt, 15 wobei der Phasenregler (5) beim Empfang der Synchronisationssignale (S) momentane Phasenfehler (z) ermittelt und den ersten Taktgeber (7) derart nachregelt, dass der erste Taktgeber (7) zwischen zwei Synchronisationssignalen (S) eine Sollanzahl (Z*) von 20 Taktsignalen ausgibt,

dadurch gekennzeichnet, dass vom Phasenregler (5) ausgeregelte Schwankungen der Periodendauer des ersten Taktgebers (7) auf den zweiten Taktgeber (7') abgebildet werden.

6. Synchronisierverfahren für eine Empfangseinheit nach Anspruch 5, dadurch gekennzeichnet, dass die vom Phasenregler (5) von Takt zu Takt ermittelten Korrekturen (d) der Periodendauer des ersten Taktgebers (7) sowohl in dem ersten stabilen Taktsignal (b bzw. Z) 30 als auch in dem stets vorhandenen zweiten Taktsignal (a) berücksichtigt werden.

7. Empfangseinheit zur Durchführung eines Synchronisierverfahrens nach einem der vorangehenden Ansprüche.

Hierzu 3 Seite(n) Zeichnungen


40


45

65



- Leerseite -









FIG 4



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.